随笔分类 -  FPGA/CPLD Design

1 2 下一页

convert_hex2ver.dll与write2flashrom下载
摘要:http://blog.sina.com.cn/s/blog_47a806cc0100o6cx.html 阅读全文

posted @ 2012-07-05 00:04 CrazyBingo 阅读(2598) 评论(0) 推荐(0) 编辑

移位操作发现的悲剧
摘要:(1)XOUT = ((Y<<9+Y<<6+Y<<4+Y<<2) + (Cr<<9+Cr<<8+Cr<<5+Cr<<4+Cr) - 18'd114131)>>9; (2)XOUT = (((Y<<9)+(Y<<6)+(Y<<4)+(Y<<2)) + ((Cr<<9)+(Cr<<8)+(Cr<<5)+(Cr<<4)+Cr) - 18'd114131)>>9; 第一种翘 阅读全文

posted @ 2012-06-09 01:24 CrazyBingo 阅读(1638) 评论(2) 推荐(0) 编辑

Cyclone II RAM ROM设置
摘要:在用到cycloeII的器件,用到RAM,ROM时,要设置一下,在菜单ASSIGNMENTS->SETTING->ANALYSIS&SYNHESISSETTINGS_DEFAULTPATAMETERS,在NAME栏键入CYCLONEII_SAFE_WRITE;在DEFAULTSETTING栏键入VERIFIED_SAFE分别按ADD和OK 阅读全文

posted @ 2012-05-12 09:31 CrazyBingo 阅读(1605) 评论(0) 推荐(0) 编辑

阻塞非阻塞复制
摘要:无需多言,看了就明白! 阅读全文

posted @ 2012-03-03 21:31 CrazyBingo 阅读(817) 评论(0) 推荐(0) 编辑

FPGA、CPU与DSP技术正在走向融合
摘要:http://china.toocle.com 2011年03月11日08:55 生意社 生意社03月11日讯 实际上,推动某项或几项技术发展方向的真正动力是市场与技术的综合因素,技术本身或内在的发展惯性并不是最重要的,或者说并非唯一决定性因素。 在无线通信基础设施、汽车电子、智能视频监控、工业自动化控制和航空航天等嵌入式应用领域,目前的市场需求是:以更低成本、更低功耗、更小尺寸处理日... 阅读全文

posted @ 2012-03-03 21:10 CrazyBingo 阅读(1119) 评论(0) 推荐(0) 编辑

FPGA计算机(可重构计算)杂思
摘要:http://lych.yo2.cn/articles/fpga%e8%ae%a1%e7%ae%97%e6%9c%ba%ef%bc%88%e5%8f%af%e9%87%8d%e6%9e%84%e8%ae%a1%e7%ae%97%ef%bc%89%e6%9d%82%e6%80%9d.html 注:本文原来发帖在21ic上,结果21ic的反应一如既往地让我失望。现连同回复,全部转帖在此,望与懂行者... 阅读全文

posted @ 2011-04-06 20:44 CrazyBingo 阅读(2544) 评论(3) 推荐(1) 编辑

浅谈FPGA电脑
摘要:转载:http://lych.yo2.cn/articles/%E4%B9%9F%E6%9D%A5%E8%B0%88fpga%E7%94%B5%E8%84%91%EF%BC%81.html 处于我的专业,不谈FPGA计算机是不可能的事——当然这仅仅是我认为,因为好像很多同专业的人都不怎么谈,他们只是讨论FPGA的应用系统,而我一直顽固 地认为,这就和用P4 CPU来制作数字电视一样浪费。FP... 阅读全文

posted @ 2011-04-06 20:31 CrazyBingo 阅读(2510) 评论(1) 推荐(2) 编辑

抹去阴影,搞定了Cyclone III
摘要:自动去年又一次设计了一个EP3C10E144C8N的板子,后来失败,归咎于当年自己可能还是太嫩了,搞得最后很崩溃,以至于对Cyclone III 有一个莫名的害怕,心理多了一重阴影。至此再没碰过Cyclone III ,可能是“畏惧失败”吧。 都多大的人了,突然想想,不能让Cyclone III,来到这个世间就是去价值,于是,为了抹去当年的当年的阴影,消除自己对此的畏惧,决定重新开始一次旅行。... 阅读全文

posted @ 2011-04-02 19:38 CrazyBingo 阅读(8785) 评论(4) 推荐(1) 编辑

Cyclone III原型开发调试
摘要:转载:http://blog.ednchina.com/ilove314/1819329/Message.aspx 最近设计的Cyclone III原型板是特权同学第一次接触Cyclone III的器件。原理图、PCB绘制、管脚分配上都碰到了一些问题,这些问题或多或少都是由于个人对新器件不熟悉、设计的时候有一些粗心大意造成的。主要针对板级的硬件设计,这里凌乱的罗列一下,做一点总结,今后要多吸取教训,低级的失误要尽量避免。 1. 首先要提一个没有解决的问题,EP3C5E144/EP3C10E144/ EP3C16E144/ EP3C25E144(是管脚完全兼容的不同资源的器件,Altera在这一 阅读全文

posted @ 2011-04-01 23:26 CrazyBingo 阅读(2641) 评论(0) 推荐(1) 编辑

算了,那么多人问我VGA,我还是满世界免费发放吧,那么懒
摘要:时序:http://tinyvga.com/vga-timingVerilog设计:vga_desin->vga_display->vga_driver层层递归(1)顶层不说了 ,你懂的(2)vga_diaplay: 读取行列值,给颜色就可以,发挥你的想象力//LCD VGA接口都一样 module vga_display(inputclk, input rst_n,input[8:0]x_pos, input [8:0] y_pos,output [15:0] lcd_data);//定义颜色变量RGB--5|6|5parameter RED =16'hF800; /*1 阅读全文

posted @ 2011-02-24 13:00 CrazyBingo 阅读(4419) 评论(3) 推荐(0) 编辑

时序分析,重中之重,柳暗花明又一村 搞定美女了
摘要:问题: 博客园:http://www.cnblogs.com/crazybingo/archive/2010/12/01/1892610.html 博客园:http://www.cnblogs.com/crazybingo/archive/2010/12/04/1896645.html OURAVR:http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4437397&bbs_page_no=1&search_mode=1&search_text=VGA&bbs_id=9999经过了无数个无眠的夜晚,问题终于解决了。。。 阅读全文

posted @ 2010-12-09 00:21 CrazyBingo 阅读(4617) 评论(3) 推荐(2) 编辑

影响FPGA设计中时钟因素的探讨
摘要:http://www.fpga.com.cn/advance/skill/speed.htm http://www.fpga.com.cn/advance/skill/design_skill3.htm 时钟是整个电路最重要、最特殊的信号,系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错;因而明确FPGA设计中决定系统时钟的因素,尽量较小时钟的延时对保证设计的稳定性有非常重要的意义。 1.1 建立时间与保持时间   建立时间(Tsu:set up time)是指在时钟沿到来之前数据从不稳定到稳定所需的时间,如果建立的时间不满足要 阅读全文

posted @ 2010-12-08 17:28 CrazyBingo 阅读(6352) 评论(3) 推荐(3) 编辑

门控时钟与多扇出问题解决方案
摘要:转:http://blog.sina.com.cn/s/blog_4e00cfd30100a1wk.html FPGA设计中,经常会出现由于设计不合理产生的布线问题,较为突出的一点就是门控时钟和多扇出问题。 门控时钟指的是不用FPGA内部的全局时钟资源BUFG来控制触发器的时钟沿输入端而是采用组合逻辑和其它时序逻辑(如分频器)产生的信号作为触发器的时钟沿输入端。门控时钟容易带来时钟漂移、毛刺等,使得触发器误动作,通常,对于驱动的触发器数量较少的门控时钟,编译器可以自动将分布时钟缓冲器将其布线优化,但是对于驱动触发器较多的门控时钟,将会使布线不稳定,重者造成设计混乱。门控时中较多,也会使得整个 阅读全文

posted @ 2010-12-08 16:38 CrazyBingo 阅读(3250) 评论(2) 推荐(1) 编辑

FPGA你必须知道的那些事儿
摘要:转载地址:http://www.cnblogs.com/yuphone/archive/2010/10/28/1863822.html 我常年担任多个有关FPGA学习研讨的QQ群管理员,长期以来很多新入群的菜鸟们总是在重复的问一些非常简单但是又让新手困惑不解的问题。作为管理员经常要给这些菜鸟们普及基础知识,但是非常不幸的是很多菜鸟怀着一种浮躁的心态来学习FPGA,总是急于求成。再加上国内大量有关... 阅读全文

posted @ 2010-12-07 22:11 CrazyBingo 阅读(6806) 评论(1) 推荐(4) 编辑

EP2C8Q PLL深入浅出解析
摘要:每个PLL有三个全局时钟网络,但是其中一个(c3)同时也可以作为外部时钟(at the same time) 这是否是说 c0 c1只能作为全局时钟,不能作为外部时钟呢???实际测试可以作为外部的,tell me why? (1)call 看了那么那么多 还是没搞懂 复位时钟引脚什么概念 跟全局时钟 ,跟CLK0~CLK7什么关系??? (2)一般的板子 (CLK0~CLK7),那给他的时钟多少噶... 阅读全文

posted @ 2010-12-06 20:06 CrazyBingo 阅读(1691) 评论(3) 推荐(1) 编辑

全局时钟--复位设计
摘要:首先,感谢特权和Master eBoy对我的影响……参考:http://blog.ednchina.com/yuchen576/57388/message.aspx在暑假的时候编写“逻辑分析仪”的时候,纠结过这个问题,因为系统大了,就会有稳定的问题,那时候一知半解,云里雾里……如今,在设计一个摄像头(CPU,SDRAM,SRAM,ADV7120)的系统时候,老是发现系统不稳定的问题,于是再次回到了起点:“异步复位、同步复位”的问题… 所谓亚稳态,是指“trecovery(recovery time)指的是原本有效的异步复位信号释放(对低电平有效的复位来说就是上跳沿)与紧跟其后的第一个时钟有效沿 阅读全文

posted @ 2010-12-04 21:16 CrazyBingo 阅读(4170) 评论(1) 推荐(3) 编辑

我坦白我交代我忏悔——史上最稳定的DIY VGA 模块
摘要:我坦白我代价我忏悔发现有时候,写了比较实用而且完美的程序,老是自己藏起来,感觉太。。。。还是发放吧,毕竟我也从网络上吸取了那么多有用的知识,取之于民,用之与民希望对大家有所帮助VGA驱动真的很简的。先来个简要的说明吧:最好的网站:http://tinyvga.com/vga-timing思路:  行显示--行消隐前肩--行消隐--行消隐后肩     场显示--场消隐前肩--场消隐--场消隐后肩接口... 阅读全文

posted @ 2010-11-29 12:15 CrazyBingo 阅读(2146) 评论(7) 推荐(1) 编辑

忘了何时迷失了自我,我又回来了。。。
摘要:时间过去了n久n久,忘了自己是何时迷失了自我的。。。  我又回来了。。。  终于暂时结束了 “物极必反”的Layout生涯,终于,又可以重新开始执手自己的FPGA,做点自己喜欢做的事情……  貌似由于某些原因,我又通宵了……  前些日子画了一个EP2C82208C8N的巨无霸板子,有SDRAM,SRAM,ADV等内存,... 阅读全文

posted @ 2010-11-16 06:51 CrazyBingo 阅读(1197) 评论(8) 推荐(1) 编辑

高手进阶,终极内存技术指南——完整/进阶版(转)
摘要:作为电脑中必不可少的三大件之一(其余的两个是主板与CPU),内存是决定系统性能的关键设备之一,它就像一个临时的仓库,负责数据的中转、暂存……不过,虽然内存对系统性能的至关重要,但长期以来,DIYer并不重视内存,只是将它看作是一种买主板和CPU时顺带买的“附件”,那时最多也就注意一下 内存的速度。这种现象截止于1998年440BX主板上市后,PC66/100的内存标准开始进入普通DIYer的视野,... 阅读全文

posted @ 2010-09-05 19:21 CrazyBingo 阅读(3721) 评论(4) 推荐(5) 编辑

FPGA - 数字经济时代的基石
摘要:原文:http://www.eefocus.com/myspace/blog/show_163943.html­­不在研发的第一线工作已经很久了,本想不再对具体的专业技术指手画脚,以免被内行的朋友们贻笑大方,毕竟这世界发展太快了,无论做了多少年的工作,转眼就会落伍。本次CES笔者应Xilinx的邀请参观了一下他们展出来的作品,对“汽车电子”有了比较全面的认识... 阅读全文

posted @ 2010-08-30 17:33 CrazyBingo 阅读(1115) 评论(0) 推荐(2) 编辑

1 2 下一页

导航